41 2 0
38 1
11 78 102 105 4 0 1
11 126 102 153 4 0 1
19 6 120 65 101 0
pc7
19 6 138 65 119 0
pc6
19 6 156 65 137 0
pc5
19 6 174 65 155 0
pc4
19 72 120 131 101 0
pc3
19 72 138 131 119 0
pc2
19 72 156 131 137 0
pc1
19 72 174 131 155 0
pc0
11 246 102 273 4 0 1
11 288 102 315 4 0 1
19 168 120 227 101 0
ir7
19 168 138 227 119 0
ir6
19 168 156 227 137 0
ir5
19 168 174 227 155 0
ir4
19 228 120 287 101 0
ir3
19 228 138 287 119 0
ir2
19 228 156 287 137 0
ir1
19 228 174 287 155 0
ir0
11 390 102 417 4 0 1
11 432 102 459 4 0 1
19 318 120 377 101 0
ar7
19 318 138 377 119 0
ar6
19 318 156 377 137 0
ar5
19 318 174 377 155 0
ar4
19 378 120 437 101 0
ar3
19 378 138 437 119 0
ar2
19 378 156 437 137 0
ar1
19 378 174 437 155 0
ar0
11 534 102 561 4 0 1
11 576 102 603 4 0 1
19 468 120 527 101 0
db7
19 468 138 527 119 0
db6
19 468 156 527 137 0
db5
19 468 174 527 155 0
db4
19 528 120 587 101 0
db3
19 528 138 587 119 0
db2
19 528 156 587 137 0
db1
19 528 174 587 155 0
db0
11 78 282 105 184 0 1
11 126 282 153 184 0 1
19 6 306 65 287 0
ac7
19 6 324 65 305 0
ac6
19 6 342 65 323 0
ac5
19 6 360 65 341 0
ac4
19 72 306 131 287 0
ac3
19 72 324 131 305 0
ac2
19 72 342 131 323 0
ac1
19 72 360 131 341 0
ac0
8 204 252 253 203 1 1
8 636 108 685 59 1 1
20 342 588 401 569 0
clk1ir
20 594 528 653 509 0
clk2ar
20 600 426 659 407 0
clk3s2
20 714 90 773 71 0
rstpc
22 42 36 64 16 0 \NUL
PC
22 210 36 228 16 0 \NUL
IR
22 351 36 373 16 0 \NUL
AR
22 498 36 522 16 0 \NUL
DB
22 45 213 66 193 0 \NUL
AC
22 699 546 765 526 0 \NUL
MU CPU1
19 636 138 695 119 0
zflag
7 720 150 769 101 0 1
20 600 444 659 425 0
clk3s1
20 456 552 515 533 0
clk1pc
20 594 552 653 533 0
clk2pc
20 666 342 725 323 0
clk3ac
27 90 552 139 479 0 0
31 174 558 223 473 0 4
7 222 468 271 419 0 1
7 186 468 235 419 0 1
7 150 468 199 419 0 1
7 114 468 163 419 0 1
24 456 336 505 287 1 1 0
7 510 348 559 299 0 1
14 120 588 169 539
5 12 528 61 479 0
5 282 540 331 491 0
5 282 498 331 449 0
5 282 462 331 413 0
3 396 528 445 479 0 0
3 600 342 649 293 0 0
20 666 324 725 305 0
clk3pc
10 333 420 350 403 1 0
10 66 432 83 415 0 0
7 600 414 649 365 0 1
7 594 516 643 467 0 1
7 342 576 391 527 0 1
7 456 540 505 491 0 1
7 660 306 709 257 0 1
7 510 300 559 251 0 1
37 216 360 265 311 100 0
14 162 366 211 317
8 207 300 256 251 1 0
3 306 258 355 209 0 0
3 324 348 373 299 1 0
4 378 270 427 221 0 0
5 264 336 313 287 0
20 666 360 725 341 0
clk3ram
19 180 396 239 377 0
halt
5 264 396 313 347 0
20 498 252 557 233 0
clkar
22 174 264 207 244 0 \NUL
Step
22 174 294 204 274 0 \NUL
Run
19 636 174 695 155 0
cflag
7 720 186 769 137 0 1
22 144 396 174 376 0 \NUL
Halt
22 654 264 716 244 0 \NUL
Cycle 3B
22 600 372 652 352 0 \NUL
Cycle 3
22 330 516 382 496 0 \NUL
Cycle 1
22 546 480 598 460 0 \NUL
Cycle 2
22 30 582 120 562 0 \NUL
1,2,3 Counter
22 456 576 518 556 0 \NUL
Cycle 1B
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
20 713 68 772 49 0
rstar
22 642 56 684 36 0 \NUL
Reset
22 455 221 552 201 0 \NUL
Clock Circuitry
10 186 197 203 180 0 0
10 753 197 770 180 0 0
22 642 26 739 6 0 \NUL
CPU1 Console
20 668 380 727 361 0
c3balu
20 599 461 658 442 0
c3alu
1 79 68 62 110
1 79 74 62 128
1 79 80 62 146
1 79 86 62 164
1 127 68 128 110
1 127 74 128 128
1 127 80 128 146
1 127 86 128 164
1 247 68 224 110
1 247 74 224 128
1 247 80 224 146
1 247 86 224 164
1 289 68 284 110
1 289 74 284 128
1 289 80 284 146
1 289 86 284 164
1 391 68 374 110
1 391 74 374 128
1 391 80 374 146
1 391 86 374 164
1 433 68 434 110
1 433 74 434 128
1 433 80 434 146
1 433 86 434 164
1 535 68 524 110
1 535 74 524 128
1 535 80 524 146
1 535 86 524 164
1 577 68 584 110
1 577 74 584 128
1 577 80 584 146
1 577 86 584 164
1 79 248 62 296
1 79 254 62 314
1 79 260 62 332
1 79 266 62 350
1 127 248 128 296
1 127 254 128 314
1 127 260 128 332
1 127 266 128 350
1 715 80 682 83
1 721 125 692 128
1 136 536 175 536
1 136 542 175 542
1 220 500 115 443
1 166 563 175 554
1 220 500 13 503
1 58 503 91 542
1 220 518 283 515
1 220 512 283 473
1 220 506 283 437
1 328 515 343 578
1 328 473 595 542
1 328 473 595 518
1 328 437 601 434
1 328 437 601 416
1 220 506 151 443
1 220 512 187 443
1 220 518 223 443
1 442 503 457 542
1 397 517 328 515
1 646 317 667 332
1 646 317 667 314
1 502 296 601 303
1 328 437 601 331
1 502 326 341 411
1 457 296 342 411
1 397 489 342 411
1 342 411 74 423
1 75 423 91 488
1 328 437 601 389
1 328 473 595 491
1 328 515 343 551
1 442 503 457 515
1 646 317 661 281
1 502 296 511 275
1 502 326 511 323
1 208 341 217 335
1 424 245 457 314
1 352 233 379 231
1 250 227 307 219
1 253 275 307 247
1 253 275 265 311
1 646 317 667 350
1 310 311 325 309
1 262 335 325 323
1 236 386 265 371
1 310 371 325 337
1 370 323 379 259
1 502 296 499 242
1 692 164 721 161
1 682 83 714 58
1 761 188 195 188
1 669 370 646 317
1 600 451 328 437
38 2
28 393 315 442 200 1 E:\data\mu06-07spring\mujphillipsweb\mucpu\cpudesigns\mucpu2001\testjz.txt
20 480 126 539 107 0
db7
20 480 144 539 125 0
db6
20 480 162 539 143 0
db5
20 480 180 539 161 0
db4
20 480 198 539 179 0
db3
20 480 216 539 197 0
db2
20 480 234 539 215 0
db1
20 480 252 539 233 0
db0
19 194 308 253 289 0
rama7
19 194 326 253 307 0
rama6
19 194 344 253 325 0
rama5
19 194 362 253 343 0
rama4
19 194 398 253 379 0
rama2
19 194 416 253 397 0
rama1
19 194 434 253 415 0
rama0
19 194 131 253 112 0
ramd7
19 194 149 253 130 0
ramd6
19 194 167 253 148 0
ramd5
19 194 185 253 166 0
ramd4
19 194 203 253 184 0
ramd3
19 194 221 253 202 0
ramd2
19 194 239 253 220 0
ramd1
19 194 257 253 238 0
ramd0
20 483 276 542 257 0
dbir7
20 483 294 542 275 0
dbir6
20 483 312 542 293 0
dbir5
20 483 330 542 311 0
dbir4
20 483 348 542 329 0
dbir3
20 483 366 542 347 0
dbir2
20 483 384 542 365 0
dbir1
20 483 402 542 383 0
dbir0
20 546 267 605 248 0
dbsl27
20 546 285 605 266 0
dbsl26
20 546 303 605 284 0
dbsl25
20 546 321 605 302 0
dbsl24
20 546 339 605 320 0
dbsl23
20 546 357 605 338 0
dbsl22
20 546 375 605 356 0
dbsl21
20 546 393 605 374 0
dbsl20
20 543 117 602 98 0
dbalu7
20 543 135 602 116 0
dbalu6
20 543 153 602 134 0
dbalu5
20 543 171 602 152 0
dbalu4
20 543 189 602 170 0
dbalu3
20 543 207 602 188 0
dbalu2
20 543 225 602 206 0
dbalu1
20 543 243 602 224 0
dbalu0
20 480 426 539 407 0
dbar7
20 480 444 539 425 0
dbar6
20 480 462 539 443 0
dbar5
20 480 480 539 461 0
dbar4
20 480 498 539 479 0
dbar3
20 480 516 539 497 0
dbar2
20 480 534 539 515 0
dbar1
20 480 552 539 533 0
dbar0
19 194 380 253 361 0
rama3
19 26 272 85 253 0
clk3ram
19 26 302 85 283 0
storam
3 101 302 150 253 0 0
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 326 64 479 44 0 \NUL
256 Byte RAM Memory
1 481 116 439 203
1 481 134 439 209
1 481 152 439 215
1 481 170 439 221
1 481 188 439 227
1 481 206 439 233
1 481 224 439 239
1 481 242 439 245
1 484 266 439 203
1 484 284 439 209
1 484 302 439 215
1 484 320 439 221
1 484 338 439 227
1 484 356 439 233
1 484 374 439 239
1 484 392 439 245
1 547 257 439 203
1 547 275 439 209
1 547 293 439 215
1 547 311 439 221
1 547 329 439 227
1 547 347 439 233
1 547 365 439 239
1 547 383 439 245
1 544 107 439 203
1 544 125 439 209
1 544 143 439 215
1 544 161 439 221
1 544 179 439 227
1 544 197 439 233
1 544 215 439 239
1 544 233 439 245
1 481 416 439 203
1 481 434 439 209
1 481 452 439 215
1 481 470 439 221
1 481 488 439 227
1 481 506 439 233
1 481 524 439 239
1 481 542 439 245
1 394 203 250 121
1 394 209 250 139
1 394 215 250 157
1 394 221 250 175
1 394 227 250 193
1 394 233 250 211
1 394 239 250 229
1 394 245 250 247
1 394 269 250 298
1 394 275 250 316
1 394 281 250 334
1 394 287 250 352
1 394 293 250 370
1 394 299 250 388
1 394 305 250 406
1 394 311 250 424
1 82 262 102 263
1 82 292 102 291
1 147 277 394 257
38 3
19 30 144 89 125 0
dbir7
19 30 192 89 173 0
dbir6
19 30 240 89 221 0
dbir5
19 30 288 89 269 0
dbir4
19 30 336 89 317 0
dbir3
19 30 507 89 488 0
dbir0
19 30 444 89 425 0
dbir1
19 30 384 89 365 0
dbir2
24 186 168 235 119 1 0 0
24 186 216 235 167 1 0 0
24 186 264 235 215 1 0 0
24 186 312 235 263 1 0 0
24 186 360 235 311 1 0 0
24 186 408 235 359 1 0 0
24 186 468 235 419 1 0 0
24 186 531 235 482 1 0 0
10 144 108 161 91 0 0
19 30 108 89 89 0
clk1ir
20 294 114 353 95 0
ir7
20 294 186 353 167 0
ir6
20 294 234 353 215 0
ir5
20 294 282 353 263 0
ir4
20 294 330 353 311 0
ir3
20 294 378 353 359 0
ir2
20 294 438 353 419 0
ir1
20 294 501 353 482 0
ir0
20 294 525 353 506 0
lods1
20 294 456 353 437 0
stos1
20 294 396 353 377 0
adds1
20 294 543 353 524 0
lods2
20 294 567 353 548 0
lodac
20 294 414 353 395 0
addac
20 294 300 353 281 0
jmppc
20 486 246 545 227 0
jzpc
20 486 204 545 185 0
jcpc
20 294 474 353 455 0
storam
20 570 126 629 107 0
halt
24 504 156 553 107 2 0 0
10 558 138 575 121 2 0
19 378 138 437 119 0
clkar
19 378 162 437 143 0
rstar
4 450 168 499 119 0 0
22 339 34 470 14 0 \NUL
Instruction Register
22 165 61 399 41 0 \NUL
01=LOD, 02=STO, 04=ADD, 08=ADC
22 413 62 623 42 0 \NUL
10=JMP, 20=JZ, 40=JC, 80=HLT
19 357 234 416 215 0
zfir
3 417 261 466 212 0 0
22 555 249 673 229 0 \NUL
Jump if AC = Zero
22 384 294 516 274 0 \NUL
Unconditional Jump
22 384 402 668 382 0 \NUL
Add data byte to number in the Accumulator
22 384 453 632 433 0 \NUL
Store byte from Accumulator into RAM
22 384 507 630 487 0 \NUL
Load byte from RAM into Accumulator
22 642 129 672 109 0 \NUL
Halt
22 414 345 509 325 0 \NUL
Add with carry
22 555 204 651 184 0 \NUL
Jump on carry
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
19 356 188 415 169 0
cfir
3 419 215 468 166 0 0
20 293 347 352 328 0
adcalu
20 338 425 397 406 0
addalu
20 351 355 410 336 0
adcs1
20 351 325 410 306 0
adcac
1 187 128 86 134
1 187 176 86 182
1 187 224 86 230
1 187 272 86 278
1 187 320 86 326
1 187 368 86 374
1 187 428 86 434
1 187 491 86 497
1 187 146 153 99
1 187 194 153 99
1 187 242 153 99
1 187 290 153 99
1 187 338 153 99
1 187 386 153 99
1 187 446 153 99
1 187 509 153 99
1 152 99 86 98
1 295 104 232 128
1 295 176 232 176
1 295 224 232 224
1 295 272 232 272
1 295 320 232 320
1 295 368 232 368
1 295 428 232 428
1 295 491 232 491
1 295 515 232 491
1 295 446 232 428
1 232 368 295 386
1 232 491 295 533
1 232 491 295 557
1 232 368 295 404
1 295 290 232 272
1 232 428 295 464
1 550 116 566 129
1 567 129 571 116
1 232 128 505 116
1 496 143 505 134
1 434 152 505 146
1 434 128 451 129
1 434 152 451 157
1 413 224 418 222
1 463 236 487 236
1 232 224 418 250
1 420 176 412 178
1 487 194 465 190
1 232 176 420 204
1 294 337 232 320
1 339 415 232 368
1 352 345 232 320
1 352 315 232 320
38 4
19 161 103 220 84 0
dbar7
19 161 166 220 147 0
dbar6
19 161 229 220 210 0
dbar5
19 161 292 220 273 0
dbar4
19 161 355 220 336 0
dbar3
19 161 544 220 525 0
dbar0
19 161 481 220 462 0
dbar1
19 161 418 220 399 0
dbar2
24 315 129 364 80 1 0 0
24 315 192 364 143 1 0 0
24 315 255 364 206 1 0 0
24 315 318 364 269 1 0 0
24 315 381 364 332 1 0 0
24 315 444 364 395 1 0 0
24 315 507 364 458 1 0 0
24 315 570 364 521 1 0 0
10 275 48 292 31 0 0
19 164 51 223 32 0
clk2ar
20 423 99 482 80 0
ar7
20 423 162 482 143 0
ar6
20 423 225 482 206 0
ar5
20 423 288 482 269 0
ar4
20 423 351 482 332 0
ar3
20 423 414 482 395 0
ar2
20 423 477 482 458 0
ar1
20 423 540 482 521 0
ar0
20 422 119 481 100 0
ars7
20 422 182 481 163 0
ars6
20 422 245 481 226 0
ars5
20 422 308 481 289 0
ars4
20 422 371 481 352 0
ars3
20 422 434 481 415 0
ars2
20 422 497 481 478 0
ars1
20 422 560 481 541 0
ars0
20 422 578 481 559 0
arc0
20 422 515 481 496 0
arc1
20 422 452 481 433 0
arc2
20 422 389 481 370 0
arc3
20 422 326 481 307 0
arc4
20 422 263 481 244 0
arc5
20 422 200 481 181 0
arc6
20 422 137 481 118 0
arc7
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 344 44 460 24 0 \NUL
Address Register
1 316 89 217 93
1 316 152 217 156
1 316 215 217 219
1 316 278 217 282
1 316 341 217 345
1 316 404 217 408
1 316 467 217 471
1 316 530 217 534
1 316 107 284 39
1 316 170 284 39
1 316 233 284 39
1 316 296 284 39
1 316 359 284 39
1 316 422 284 39
1 316 485 284 39
1 316 548 284 39
1 283 39 220 41
1 424 89 361 89
1 424 152 361 152
1 424 215 361 215
1 424 278 361 278
1 424 341 361 341
1 424 404 361 404
1 424 467 361 467
1 424 530 361 530
1 423 109 361 89
1 423 172 361 152
1 423 235 361 215
1 423 298 361 278
1 423 361 361 341
1 423 424 361 404
1 423 487 361 467
1 423 550 361 530
1 423 568 361 530
1 423 505 361 467
1 423 442 361 404
1 423 379 361 341
1 423 316 361 278
1 423 253 361 215
1 423 190 361 152
1 423 127 361 89
38 5
33 362 320 411 181 0 0
19 176 134 235 115 0
acal7
19 176 152 235 133 0
acal6
19 176 170 235 151 0
acal5
19 176 188 235 169 0
acal4
19 176 206 235 187 0
acal3
19 176 224 235 205 0
acal2
19 176 242 235 223 0
acal1
19 176 260 235 241 0
acal0
19 176 308 235 289 0
dbalu7
19 176 326 235 307 0
dbalu6
19 176 344 235 325 0
dbalu5
19 176 362 235 343 0
dbalu4
19 176 380 235 361 0
dbalu3
19 176 398 235 379 0
dbalu2
19 176 416 235 397 0
dbalu1
19 176 434 235 415 0
dbalu0
20 473 167 532 148 0
alu7
20 473 197 532 178 0
alu6
20 473 227 532 208 0
alu5
20 473 257 532 238 0
alu4
20 473 287 532 268 0
alu3
20 473 317 532 298 0
alu2
20 473 347 532 328 0
alu1
20 473 377 532 358 0
alu0
14 308 329 357 280
20 630 69 689 50 0
cflag
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 299 29 436 9 0 \NUL
Arithmetic Logic Unit
3 365 101 414 52 0 0
24 538 99 587 50 1 1 0
19 44 57 103 38 0
adcalu
19 158 84 217 65 0
addalu
4 230 87 279 38 0 0
19 284 99 343 80 0
c3balu
20 629 89 688 70 0
cfir
10 602 44 619 27 2 2
3 250 502 299 453 1 0
19 112 486 171 467 0
cf
19 112 504 171 485 0
c3alu
20 630 107 689 88 0
cf
1 363 184 232 124
1 363 190 232 142
1 363 196 232 160
1 363 202 232 178
1 363 208 232 196
1 363 214 232 214
1 363 220 232 232
1 363 226 232 250
1 363 238 232 298
1 363 244 232 316
1 363 250 232 334
1 363 256 232 352
1 363 262 232 370
1 363 268 232 388
1 363 274 232 406
1 363 280 232 424
1 474 157 408 196
1 474 187 408 202
1 474 217 408 208
1 474 247 408 214
1 474 277 408 220
1 474 307 408 226
1 474 337 408 232
1 474 367 408 238
1 354 304 363 304
1 354 304 363 298
1 354 304 363 292
1 539 59 408 184
1 366 90 340 89
1 366 62 276 62
1 231 48 100 47
1 231 76 214 74
1 539 77 411 76
1 610 35 584 59
1 631 59 611 35
1 630 79 611 35
1 251 463 100 47
1 251 477 168 476
1 251 491 168 494
1 363 316 296 477
1 631 97 611 35
38 6
19 158 77 217 58 0
alu7
19 158 134 217 115 0
alu6
19 158 194 217 175 0
alu5
19 158 254 217 235 0
alu4
19 158 314 217 295 0
alu3
19 158 374 217 355 0
alu2
19 158 431 217 412 0
alu1
19 158 488 217 469 0
alu0
19 158 104 217 85 0
dbsl27
19 158 164 217 145 0
dbsl26
19 158 224 217 205 0
dbsl25
19 158 284 217 265 0
dbsl24
19 158 344 217 325 0
dbsl23
19 158 404 217 385 0
dbsl22
19 158 458 217 439 0
dbsl21
19 158 515 217 496 0
dbsl20
19 32 551 91 532 0
clk3s2
19 32 587 91 568 0
lods2
3 134 587 183 538 0 0
5 347 587 396 538 0
4 539 104 588 55 0 0
4 539 164 588 115 0 0
4 542 215 591 166 0 0
4 539 281 588 232 0 0
4 539 344 588 295 0 0
4 539 404 588 355 0 0
4 539 458 588 409 0 0
4 539 521 588 472 0 0
20 626 89 685 70 0
slac7
20 623 149 682 130 0
slac6
20 623 209 682 190 0
slac5
20 623 266 682 247 0
slac4
20 623 329 682 310 0
slac3
20 620 389 679 370 0
slac2
20 620 443 679 424 0
slac1
20 620 503 679 484 0
slac0
3 272 113 321 64 0 0
3 386 86 435 37 0 0
3 278 170 327 121 0 0
3 392 149 441 100 0 0
3 281 230 330 181 0 0
3 398 206 447 157 0 0
3 284 290 333 241 0 0
3 401 263 450 214 0 0
3 287 350 336 301 0 0
3 404 326 453 277 0 0
3 293 410 342 361 0 0
3 410 386 459 337 0 0
3 296 476 345 427 0 0
3 413 443 462 394 0 0
3 299 539 348 490 0 0
3 413 515 462 466 0 0
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 464 44 581 24 0 \NUL
2 to 1 Selector #2
1 135 548 88 541
1 135 576 88 577
1 348 562 180 562
1 627 79 585 79
1 624 139 585 139
1 624 199 588 190
1 624 256 585 256
1 624 319 585 319
1 621 379 585 379
1 621 433 585 433
1 621 493 585 496
1 214 67 387 47
1 214 94 273 74
1 318 88 540 93
1 432 61 540 65
1 214 124 393 110
1 214 154 279 131
1 438 124 540 125
1 324 145 540 153
1 214 184 399 167
1 214 214 282 191
1 214 244 402 224
1 214 274 285 251
1 214 304 405 287
1 214 334 288 311
1 214 364 411 347
1 214 394 294 371
1 214 421 414 404
1 214 448 297 437
1 214 478 414 476
1 214 505 300 500
1 444 181 543 176
1 447 238 540 242
1 450 301 540 305
1 456 361 540 365
1 459 418 540 419
1 459 490 540 482
1 327 205 543 204
1 330 265 540 270
1 333 325 540 333
1 339 385 540 393
1 342 451 540 447
1 345 514 540 510
1 393 562 387 75
1 393 562 393 138
1 393 562 399 195
1 393 562 402 252
1 393 562 405 315
1 393 562 414 432
1 180 562 300 528
1 180 562 297 465
1 180 562 294 399
1 180 562 288 339
1 180 562 285 279
1 180 562 282 219
1 180 562 279 159
1 180 562 273 102
1 393 562 414 504
1 393 562 411 375
38 7
19 161 133 220 114 0
slac7
19 161 193 220 174 0
slac6
19 161 253 220 234 0
slac5
19 161 313 220 294 0
slac4
19 161 373 220 354 0
slac3
19 161 553 220 534 0
slac0
19 164 493 223 474 0
slac1
19 161 433 220 414 0
slac2
24 315 159 364 110 1 1 0
24 315 219 364 170 1 1 0
24 315 279 364 230 1 1 0
24 315 339 364 290 1 1 0
24 315 399 364 350 1 1 0
24 315 459 364 410 1 1 0
24 315 519 364 470 1 1 0
24 315 579 364 530 1 1 0
10 278 84 295 67 0 0
19 77 102 136 83 0
clk3ac
20 486 129 545 110 0
acal7
20 486 189 545 170 0
acal6
20 486 249 545 230 0
acal5
20 486 309 545 290 0
acal4
20 486 369 545 350 0
acal3
20 486 429 545 410 0
acal2
20 486 489 545 470 0
acal1
20 486 549 545 530 0
acal0
20 485 146 544 127 0
ramd7
20 485 206 544 187 0
ramd6
20 485 266 544 247 0
ramd5
20 485 326 544 307 0
ramd4
20 485 386 544 367 0
ramd3
20 485 446 544 427 0
ramd2
20 485 506 544 487 0
ramd1
20 485 566 544 547 0
ramd0
3 421 59 470 10 2 0
3 430 95 479 46 2 0
3 508 74 557 25 0 0
20 592 60 651 41 0
zflag
20 485 164 544 145 0
ac7
20 485 224 544 205 0
ac6
20 485 284 544 265 0
ac5
20 485 344 544 325 0
ac4
20 485 404 544 385 0
ac3
20 485 464 544 445 0
ac2
20 485 524 544 505 0
ac1
20 485 584 544 565 0
ac0
22 254 34 337 14 0 \NUL
Accumulator
19 17 32 76 13 0
lodac
19 17 53 76 34 0
addac
4 98 74 147 25 1 0
3 170 89 219 40 0 0
20 593 83 652 64 0
zfir
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 653 71 719 51 0 \NUL
Zero Flag
19 17 74 76 55 0
adcac
1 316 119 217 123
1 316 179 217 183
1 316 239 217 243
1 316 299 217 303
1 316 359 217 363
1 316 419 217 423
1 316 479 220 483
1 316 539 217 543
1 316 137 287 75
1 316 197 287 75
1 316 257 287 75
1 316 317 287 75
1 316 377 287 75
1 316 437 287 75
1 316 497 287 75
1 316 557 287 75
1 487 119 361 119
1 487 179 361 179
1 487 239 361 239
1 487 299 361 299
1 487 359 361 359
1 487 419 361 419
1 487 479 361 479
1 487 539 361 539
1 486 136 361 119
1 486 196 361 179
1 486 256 361 239
1 486 316 361 299
1 486 376 361 359
1 486 436 361 419
1 486 496 361 479
1 486 556 361 539
1 422 20 361 149
1 422 29 361 209
1 422 39 361 269
1 422 48 361 329
1 431 56 361 389
1 431 65 361 449
1 431 75 361 509
1 431 84 361 569
1 509 35 467 34
1 509 63 476 70
1 593 50 554 49
1 486 454 361 419
1 486 514 361 479
1 486 574 361 539
1 486 394 361 359
1 486 334 361 299
1 486 274 361 239
1 486 214 361 179
1 486 154 361 119
1 133 92 171 78
1 216 64 286 75
1 554 49 594 73
1 99 35 73 22
1 99 49 73 43
1 99 63 73 64
1 171 50 144 49
38 8
19 161 56 220 37 0
c7
19 161 113 220 94 0
c6
19 161 173 220 154 0
c5
19 161 233 220 214 0
c4
19 161 293 220 274 0
c3
19 161 353 220 334 0
c2
19 161 410 220 391 0
c1
19 161 467 220 448 0
c0
19 161 83 220 64 0
ars7
19 161 143 220 124 0
ars6
19 161 203 220 184 0
ars5
19 161 263 220 244 0
ars4
19 161 323 220 304 0
ars3
19 161 383 220 364 0
ars2
19 161 437 220 418 0
ars1
19 161 494 220 475 0
ars0
19 32 476 91 457 0
clk3s1
19 14 515 73 496 0
stos1
3 149 548 198 499 0 0
5 350 566 399 517 0
4 563 77 612 28 0 0
4 563 134 612 85 0 0
4 563 194 612 145 0 0
4 563 257 612 208 0 0
4 563 308 612 259 0 0
4 563 371 612 322 0 0
4 566 434 615 385 0 0
4 554 503 603 454 0 0
20 629 68 688 49 0
rama7
20 626 119 685 100 0
rama6
20 626 179 685 160 0
rama5
20 626 242 685 223 0
rama4
20 626 293 685 274 0
rama3
20 623 356 682 337 0
rama2
20 623 422 682 403 0
rama1
20 623 488 682 469 0
rama0
22 353 26 470 6 0 \NUL
2 to 1 Selector #1
3 443 71 492 22 0 0
3 272 92 321 43 0 0
3 278 152 327 103 0 0
3 284 218 333 169 0 0
3 287 269 336 220 0 0
3 290 332 339 283 0 0
3 293 395 342 346 0 0
3 299 452 348 403 0 0
3 308 518 357 469 0 0
3 449 128 498 79 0 0
3 452 188 501 139 0 0
3 455 251 504 202 0 0
3 458 296 507 247 0 0
3 461 359 510 310 0 0
3 467 431 516 382 0 0
3 470 494 519 445 0 0
4 90 565 139 516 2 0
19 14 539 73 520 0
lods1
19 14 560 73 541 0
adds1
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
19 15 581 74 562 0
adcs1
1 150 509 88 466
1 351 541 195 523
1 630 58 609 52
1 627 109 609 109
1 627 169 609 169
1 627 232 609 232
1 627 283 609 283
1 624 346 609 346
1 624 412 612 409
1 624 478 600 478
1 217 46 444 32
1 217 73 273 53
1 217 103 450 89
1 217 133 279 113
1 217 163 453 149
1 217 193 285 179
1 217 223 456 212
1 217 253 288 230
1 217 283 459 257
1 217 313 291 293
1 217 343 462 320
1 217 373 294 356
1 217 400 468 392
1 217 427 300 413
1 217 457 471 455
1 217 484 309 479
1 195 523 273 81
1 195 523 279 141
1 195 523 285 207
1 195 523 288 258
1 195 523 291 321
1 195 523 294 384
1 195 523 300 441
1 195 523 309 507
1 396 541 444 60
1 396 541 450 117
1 396 541 453 177
1 396 541 456 240
1 396 541 459 285
1 396 541 462 348
1 396 541 468 420
1 396 541 471 483
1 489 46 564 38
1 318 67 564 66
1 495 103 564 95
1 324 127 564 123
1 330 193 564 183
1 498 163 564 155
1 333 244 564 246
1 501 226 564 218
1 504 271 564 269
1 336 307 564 297
1 507 334 564 332
1 339 370 564 360
1 513 406 567 395
1 345 427 567 423
1 516 469 555 464
1 354 493 555 492
1 91 526 70 505
1 91 535 70 529
1 91 545 70 550
1 91 554 71 571
1 150 537 136 540
38 9
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 296 197 483 177 0 \NUL
room for future expansion ...
38 10
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 247 251 324 231 0 \NUL
Blank page
38 11
4 456 234 505 185 1 1
4 504 327 553 278 1 1
4 495 417 544 368 1 1
4 519 489 568 440 1 1
4 585 300 634 251 1 1
4 597 375 646 326 1 1
5 387 423 436 374 0
22 456 468 478 448 0 \NUL
D0
22 342 393 381 373 0 \NUL
Clock
22 423 303 469 283 0 \NUL
Preset
22 438 186 476 166 0 \NUL
Clear
10 561 447 578 430 1 1
10 561 417 578 400 2 2
10 657 315 674 298 2 2
10 705 369 722 352 1 1
10 579 231 596 214 1 1
10 513 261 530 244 2 2
3 333 333 382 284 0 0
3 339 243 388 194 0 0
4 393 231 442 182 0 0
10 435 213 452 196 0 0
10 447 315 464 298 0 0
22 318 270 355 250 0 \NUL
Set It
22 249 330 269 310 0 \NUL
A0
5 291 228 340 179 0
22 327 141 369 121 0 \NUL
Reset
20 426 111 485 92 0
reset1
20 225 114 284 95 0
setit1
20 726 369 785 350 0
clock1
20 426 129 485 110 0
reset2
20 426 147 485 128 0
reset3
20 225 132 284 113 0
setit2
20 225 147 284 128 0
setit3
22 243 39 548 19 0 \NUL
8-bit Programmable Counter by JP on 10/18/01
22 252 64 538 44 0 \NUL
In part from Charles Petzold's book "CODE"
19 324 168 383 149 0
rstpc
4 83 136 132 87 1 0
3 131 172 180 123 0 0
19 17 101 76 82 0
jmppc
19 17 122 76 103 0
jcpc
19 17 143 76 124 0
jzpc
19 48 224 107 205 0
clk3pc
19 227 356 286 337 0
arc0
19 135 422 194 403 0
clk1pc
19 158 455 217 436 0
clk2pc
4 263 437 312 388 0 0
20 710 313 769 294 0
pc0
20 710 334 769 315 0
c0
24 147 235 196 186 1 0 0
3 215 423 264 374 0 0
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 32 257 178 237 0 \NUL
do not incr PC if a jmp
22 102 483 243 463 0 \NUL
incr PC if cycle 1 or 2
22 329 512 659 492 0 \NUL
based on a clocked D flipflop with preset and clear
20 425 164 484 145 0
reset4
20 227 167 286 148 0
setit4
20 509 107 568 88 0
reset5
20 509 125 568 106 0
reset6
20 512 143 571 124 0
reset7
20 293 89 352 70 0
setit5
20 293 107 352 88 0
setit6
20 293 125 352 106 0
setit7
1 433 398 496 392
1 433 398 505 316
1 550 302 586 275
1 565 464 569 438
1 570 438 496 406
1 570 438 457 209
1 541 392 569 408
1 570 408 598 364
1 570 408 520 450
1 598 336 666 306
1 665 306 631 275
1 586 289 714 360
1 713 360 643 350
1 550 302 587 222
1 588 222 457 223
1 502 209 521 252
1 522 252 505 288
1 444 204 457 195
1 586 261 444 204
1 443 204 439 206
1 456 306 505 302
1 456 306 598 350
1 379 308 455 306
1 337 203 340 204
1 385 218 394 220
1 714 360 727 359
1 714 360 520 478
1 588 222 496 378
1 456 306 520 464
1 394 192 380 158
1 427 101 380 158
1 427 119 380 158
1 427 137 380 158
1 84 97 73 91
1 84 111 73 112
1 84 125 73 133
1 132 133 129 111
1 132 161 104 214
1 340 232 177 147
1 226 122 177 147
1 226 137 177 147
1 226 104 177 147
1 334 294 177 147
1 334 322 283 346
1 292 203 283 346
1 264 426 214 445
1 388 398 309 412
1 711 303 666 306
1 711 324 666 306
1 177 147 148 195
1 148 213 104 214
1 264 398 261 398
1 216 412 191 412
1 193 225 216 384
1 380 158 426 154
1 177 147 228 157
1 380 158 510 97
1 380 158 510 115
1 380 158 513 133
1 177 147 294 115
1 177 147 294 97
1 177 147 294 79
38 12
4 408 105 457 56 1 1
4 447 198 496 149 1 1
4 429 288 478 239 1 1
4 447 360 496 311 1 1
4 549 168 598 119 1 1
4 531 252 580 203 1 1
5 327 288 376 239 0
22 420 366 434 346 0 \NUL
D
22 258 297 297 277 0 \NUL
Clock
22 348 168 394 148 0 \NUL
Preset
22 363 63 401 43 0 \NUL
Clear
22 639 180 653 160 0 \NUL
Q
10 501 312 518 295 1 1
10 501 282 518 265 2 2
10 597 180 614 163 2 2
10 630 255 647 238 1 1
10 519 102 536 85 1 1
10 453 126 470 109 2 2
3 273 199 322 150 0 0
3 270 118 319 69 0 0
4 324 94 373 45 0 0
10 375 79 392 62 0 0
10 385 182 402 165 0 0
22 144 149 181 129 0 \NUL
Set It
22 141 236 153 216 0 \NUL
A
5 207 110 256 61 0
22 171 59 213 39 0 \NUL
Reset
20 633 151 692 132 0
pc1
19 228 64 287 45 0
reset1
19 201 148 260 129 0
setit1
19 120 205 179 186 0
arc1
19 249 274 308 255 0
clock1
20 648 239 707 220 0
clock2
20 632 130 691 111 0
c1
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 296 451 457 431 0 \NUL
Program Counter page 2
1 373 263 430 263
1 373 263 448 187
1 493 173 550 143
1 493 335 509 303
1 510 303 430 277
1 510 303 409 80
1 475 263 509 273
1 510 273 532 241
1 510 273 448 321
1 532 213 606 171
1 605 171 595 143
1 550 157 639 246
1 638 246 577 227
1 493 173 527 93
1 528 93 409 94
1 454 80 461 117
1 462 117 448 159
1 384 70 409 66
1 550 129 384 70
1 383 70 370 69
1 394 173 448 173
1 394 173 532 227
1 319 174 393 173
1 253 85 271 79
1 316 93 325 83
1 284 54 325 55
1 305 264 328 263
1 176 195 274 188
1 176 195 208 85
1 257 138 271 107
1 257 138 274 160
1 639 246 448 349
1 448 335 394 173
1 528 93 430 249
1 639 246 649 229
1 633 120 606 171
1 634 141 606 171
38 13
4 408 105 457 56 1 1
4 447 198 496 149 1 1
4 429 288 478 239 1 1
4 447 360 496 311 1 1
4 549 168 598 119 1 1
4 531 252 580 203 1 1
5 327 288 376 239 0
22 420 366 434 346 0 \NUL
D
22 258 297 297 277 0 \NUL
Clock
22 348 168 394 148 0 \NUL
Preset
22 363 63 401 43 0 \NUL
Clear
22 639 183 653 163 0 \NUL
Q
10 501 312 518 295 1 1
10 501 282 518 265 2 2
10 597 180 614 163 2 2
10 663 237 680 220 1 1
10 519 102 536 85 1 1
10 453 126 470 109 2 2
3 273 199 322 150 0 0
3 270 118 319 69 0 0
4 324 94 373 45 0 0
10 375 79 392 62 0 0
10 385 182 402 165 0 0
22 144 149 181 129 0 \NUL
Set It
22 141 236 153 216 0 \NUL
A
5 207 110 256 61 0
22 171 59 213 39 0 \NUL
Reset
20 627 154 686 135 0
pc2
19 228 64 287 45 0
reset2
19 201 148 260 129 0
setit2
19 120 205 179 186 0
arc2
19 249 274 308 255 0
clock2
20 683 242 742 223 0
clock3
20 629 127 688 108 0
c2
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 296 451 457 431 0 \NUL
Program Counter page 3
1 373 263 430 263
1 373 263 448 187
1 493 173 550 143
1 493 335 509 303
1 510 303 430 277
1 510 303 409 80
1 475 263 509 273
1 510 273 532 241
1 510 273 448 321
1 532 213 606 171
1 605 171 595 143
1 550 157 672 228
1 671 228 577 227
1 493 173 527 93
1 528 93 409 94
1 454 80 461 117
1 462 117 448 159
1 384 70 409 66
1 550 129 384 70
1 383 70 370 69
1 394 173 448 173
1 394 173 532 227
1 319 174 393 173
1 253 85 271 79
1 316 93 325 83
1 284 54 325 55
1 305 264 328 263
1 176 195 274 188
1 176 195 208 85
1 257 138 271 107
1 257 138 274 160
1 672 228 448 349
1 448 335 394 173
1 528 93 430 249
1 672 228 684 232
1 628 144 606 171
1 606 171 630 117
38 14
4 408 105 457 56 1 1
4 447 198 496 149 1 1
4 429 288 478 239 1 1
4 447 360 496 311 1 1
4 549 168 598 119 1 1
4 531 252 580 203 1 1
5 327 288 376 239 0
22 420 366 434 346 0 \NUL
D
22 258 297 297 277 0 \NUL
Clock
22 348 168 394 148 0 \NUL
Preset
22 363 63 401 43 0 \NUL
Clear
22 636 183 650 163 0 \NUL
Q
10 501 312 518 295 1 1
10 501 282 518 265 2 2
10 597 180 614 163 2 2
10 684 225 701 208 1 1
10 519 102 536 85 1 1
10 453 126 470 109 2 2
3 273 199 322 150 0 0
3 270 118 319 69 0 0
4 324 94 373 45 0 0
10 375 79 392 62 0 0
10 385 182 402 165 0 0
22 144 149 181 129 0 \NUL
Set It
22 141 236 153 216 0 \NUL
A
5 207 110 256 61 0
22 171 59 213 39 0 \NUL
Reset
20 627 154 686 135 0
pc3
19 228 64 287 45 0
reset3
19 201 148 260 129 0
setit3
19 120 205 179 186 0
arc3
19 249 274 308 255 0
clock3
20 629 127 688 108 0
c3
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 296 451 457 431 0 \NUL
Program Counter page 4
20 704 260 763 241 0
clock4
1 373 263 430 263
1 373 263 448 187
1 493 173 550 143
1 493 335 509 303
1 510 303 430 277
1 510 303 409 80
1 475 263 509 273
1 510 273 532 241
1 510 273 448 321
1 532 213 606 171
1 605 171 595 143
1 550 157 693 216
1 692 216 577 227
1 493 173 527 93
1 528 93 409 94
1 454 80 461 117
1 462 117 448 159
1 384 70 409 66
1 550 129 384 70
1 383 70 370 69
1 394 173 448 173
1 394 173 532 227
1 319 174 393 173
1 253 85 271 79
1 316 93 325 83
1 284 54 325 55
1 305 264 328 263
1 176 195 274 188
1 176 195 208 85
1 257 138 271 107
1 257 138 274 160
1 693 216 448 349
1 448 335 394 173
1 528 93 430 249
1 628 144 606 171
1 630 117 606 171
1 693 216 705 250
38 15
4 408 105 457 56 1 1
4 447 198 496 149 1 1
4 429 288 478 239 1 1
4 447 360 496 311 1 1
4 549 168 598 119 1 1
4 531 252 580 203 1 1
5 327 288 376 239 0
22 420 366 434 346 0 \NUL
D
22 258 297 297 277 0 \NUL
Clock
22 348 168 394 148 0 \NUL
Preset
22 363 63 401 43 0 \NUL
Clear
22 636 183 650 163 0 \NUL
Q
10 501 312 518 295 1 1
10 501 282 518 265 2 2
10 597 180 614 163 2 2
10 684 225 701 208 1 1
10 519 102 536 85 1 1
10 453 126 470 109 2 2
3 273 199 322 150 0 0
3 270 118 319 69 0 0
4 324 94 373 45 0 0
10 375 79 392 62 0 0
10 385 182 402 165 0 0
22 144 149 181 129 0 \NUL
Set It
22 141 236 153 216 0 \NUL
A
5 207 110 256 61 0
22 171 59 213 39 0 \NUL
Reset
20 627 154 686 135 0
pc4
19 228 64 287 45 0
reset4
19 201 148 260 129 0
setit4
19 120 205 179 186 0
arc4
19 249 274 308 255 0
clock4
20 629 127 688 108 0
c4
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 296 451 457 431 0 \NUL
Program Counter page 5
20 704 260 763 241 0
clock5
1 373 263 430 263
1 373 263 448 187
1 493 173 550 143
1 493 335 509 303
1 510 303 430 277
1 510 303 409 80
1 475 263 509 273
1 510 273 532 241
1 510 273 448 321
1 532 213 606 171
1 605 171 595 143
1 550 157 693 216
1 692 216 577 227
1 493 173 527 93
1 528 93 409 94
1 454 80 461 117
1 462 117 448 159
1 384 70 409 66
1 550 129 384 70
1 383 70 370 69
1 394 173 448 173
1 394 173 532 227
1 319 174 393 173
1 253 85 271 79
1 316 93 325 83
1 284 54 325 55
1 305 264 328 263
1 176 195 274 188
1 176 195 208 85
1 257 138 271 107
1 257 138 274 160
1 693 216 448 349
1 448 335 394 173
1 528 93 430 249
1 628 144 606 171
1 630 117 606 171
1 705 250 693 216
38 16
4 408 105 457 56 1 1
4 447 198 496 149 1 1
4 429 288 478 239 1 1
4 447 360 496 311 1 1
4 549 168 598 119 1 1
4 531 252 580 203 1 1
5 327 288 376 239 0
22 420 366 434 346 0 \NUL
D
22 258 297 297 277 0 \NUL
Clock
22 348 168 394 148 0 \NUL
Preset
22 363 63 401 43 0 \NUL
Clear
22 636 183 650 163 0 \NUL
Q
10 501 312 518 295 1 1
10 501 282 518 265 2 2
10 597 180 614 163 2 2
10 684 225 701 208 1 1
10 519 102 536 85 1 1
10 453 126 470 109 2 2
3 273 199 322 150 0 0
3 270 118 319 69 0 0
4 324 94 373 45 0 0
10 375 79 392 62 0 0
10 385 182 402 165 0 0
22 144 149 181 129 0 \NUL
Set It
22 141 236 153 216 0 \NUL
A
5 207 110 256 61 0
22 171 59 213 39 0 \NUL
Reset
20 627 154 686 135 0
pc5
19 228 64 287 45 0
reset5
19 201 148 260 129 0
setit5
19 120 205 179 186 0
arc5
19 249 274 308 255 0
clock5
20 629 127 688 108 0
c5
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 296 451 457 431 0 \NUL
Program Counter page 6
20 704 260 763 241 0
clock6
1 373 263 430 263
1 373 263 448 187
1 493 173 550 143
1 493 335 509 303
1 510 303 430 277
1 510 303 409 80
1 475 263 509 273
1 510 273 532 241
1 510 273 448 321
1 532 213 606 171
1 605 171 595 143
1 550 157 693 216
1 692 216 577 227
1 493 173 527 93
1 528 93 409 94
1 454 80 461 117
1 462 117 448 159
1 384 70 409 66
1 550 129 384 70
1 383 70 370 69
1 394 173 448 173
1 394 173 532 227
1 319 174 393 173
1 253 85 271 79
1 316 93 325 83
1 284 54 325 55
1 305 264 328 263
1 176 195 274 188
1 176 195 208 85
1 257 138 271 107
1 257 138 274 160
1 693 216 448 349
1 448 335 394 173
1 528 93 430 249
1 628 144 606 171
1 630 117 606 171
1 705 250 693 216
38 17
4 408 105 457 56 1 1
4 447 198 496 149 1 1
4 429 288 478 239 1 1
4 447 360 496 311 1 1
4 549 168 598 119 1 1
4 531 252 580 203 1 1
5 327 288 376 239 0
22 420 366 434 346 0 \NUL
D
22 258 297 297 277 0 \NUL
Clock
22 348 168 394 148 0 \NUL
Preset
22 363 63 401 43 0 \NUL
Clear
22 636 183 650 163 0 \NUL
Q
10 501 312 518 295 1 1
10 501 282 518 265 2 2
10 597 180 614 163 2 2
10 684 225 701 208 1 1
10 519 102 536 85 1 1
10 453 126 470 109 2 2
3 273 199 322 150 0 0
3 270 118 319 69 0 0
4 324 94 373 45 0 0
10 375 79 392 62 0 0
10 385 182 402 165 0 0
22 144 149 181 129 0 \NUL
Set It
22 141 236 153 216 0 \NUL
A
5 207 110 256 61 0
22 171 59 213 39 0 \NUL
Reset
20 627 154 686 135 0
pc6
19 228 64 287 45 0
reset6
19 201 148 260 129 0
setit6
19 120 205 179 186 0
arc6
19 249 274 308 255 0
clock6
20 629 127 688 108 0
c6
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 296 451 457 431 0 \NUL
Program Counter page 7
20 704 260 763 241 0
clock7
1 373 263 430 263
1 373 263 448 187
1 493 173 550 143
1 493 335 509 303
1 510 303 430 277
1 510 303 409 80
1 475 263 509 273
1 510 273 532 241
1 510 273 448 321
1 532 213 606 171
1 605 171 595 143
1 550 157 693 216
1 692 216 577 227
1 493 173 527 93
1 528 93 409 94
1 454 80 461 117
1 462 117 448 159
1 384 70 409 66
1 550 129 384 70
1 383 70 370 69
1 394 173 448 173
1 394 173 532 227
1 319 174 393 173
1 253 85 271 79
1 316 93 325 83
1 284 54 325 55
1 305 264 328 263
1 176 195 274 188
1 176 195 208 85
1 257 138 271 107
1 257 138 274 160
1 693 216 448 349
1 448 335 394 173
1 528 93 430 249
1 628 144 606 171
1 630 117 606 171
1 705 250 693 216
38 18
4 408 105 457 56 1 1
4 447 198 496 149 1 1
4 429 288 478 239 1 1
4 447 360 496 311 1 1
4 549 168 598 119 1 1
4 531 252 580 203 1 1
5 327 288 376 239 0
22 420 366 434 346 0 \NUL
D
22 258 297 297 277 0 \NUL
Clock
22 348 168 394 148 0 \NUL
Preset
22 363 63 401 43 0 \NUL
Clear
22 636 183 650 163 0 \NUL
Q
10 501 312 518 295 1 1
10 501 282 518 265 2 2
10 597 180 614 163 2 2
10 684 225 701 208 1 1
10 519 102 536 85 1 1
10 453 126 470 109 2 2
3 273 199 322 150 0 0
3 270 118 319 69 0 0
4 324 94 373 45 0 0
10 375 79 392 62 0 0
10 385 182 402 165 0 0
22 144 149 181 129 0 \NUL
Set It
22 141 236 153 216 0 \NUL
A
5 207 110 256 61 0
22 171 59 213 39 0 \NUL
Reset
20 627 154 686 135 0
pc7
19 228 64 287 45 0
reset7
19 201 148 260 129 0
setit7
19 120 205 179 186 0
arc7
19 249 274 308 255 0
clock7
20 629 127 688 108 0
c7
22 699 546 765 526 0 \NUL
MU CPU1
22 687 572 775 552 0 \NUL
John Phillips
22 692 596 768 576 0 \NUL
10/22/2001
22 296 451 457 431 0 \NUL
Program Counter page 8
1 373 263 430 263
1 373 263 448 187
1 493 173 550 143
1 493 335 509 303
1 510 303 430 277
1 510 303 409 80
1 475 263 509 273
1 510 273 532 241
1 510 273 448 321
1 532 213 606 171
1 605 171 595 143
1 550 157 693 216
1 692 216 577 227
1 493 173 527 93
1 528 93 409 94
1 454 80 461 117
1 462 117 448 159
1 384 70 409 66
1 550 129 384 70
1 383 70 370 69
1 394 173 448 173
1 394 173 532 227
1 319 174 393 173
1 253 85 271 79
1 316 93 325 83
1 284 54 325 55
1 305 264 328 263
1 176 195 274 188
1 176 195 208 85
1 257 138 271 107
1 257 138 274 160
1 693 216 448 349
1 448 335 394 173
1 528 93 430 249
1 628 144 606 171
1 630 117 606 171
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
1
2
2
34